फोटोनिक इंटिग्रेटेड सर्किटची रचना

डिझाइनप्रकाशकीयएकात्मिक सर्किट

फोटोनिक इंटिग्रेटेड सर्किट्स(PIC) बहुतेकदा गणितीय लिपींच्या मदतीने डिझाइन केले जातात कारण इंटरफेरोमीटर किंवा पथ लांबीला संवेदनशील असलेल्या इतर अनुप्रयोगांमध्ये पथ लांबीचे महत्त्व असते.चित्रहे वेफरवर अनेक थर (सामान्यत: १० ते ३०) पॅटर्न करून तयार केले जाते, जे अनेक बहुभुज आकारांनी बनलेले असतात, जे बहुतेकदा GDSII स्वरूपात दर्शविले जातात. फोटोमास्क उत्पादकाला फाइल पाठवण्यापूर्वी, डिझाइनची शुद्धता पडताळण्यासाठी PIC चे अनुकरण करण्यास सक्षम असणे अत्यंत इष्ट आहे. अनुकरण अनेक स्तरांमध्ये विभागले गेले आहे: सर्वात कमी स्तर त्रिमितीय इलेक्ट्रोमॅग्नेटिक (EM) अनुकरण आहे, जिथे अनुकरण उप-तरंगलांबी पातळीवर केले जाते, जरी सामग्रीमधील अणूंमधील परस्परसंवाद मॅक्रोस्कोपिक स्केलवर हाताळले जातात. सामान्य पद्धतींमध्ये त्रिमितीय परिमित-फरक वेळ-डोमेन (3D FDTD) आणि आयजेनमोड विस्तार (EME) समाविष्ट आहेत. या पद्धती सर्वात अचूक आहेत, परंतु संपूर्ण PIC अनुकरण वेळेसाठी अव्यवहार्य आहेत. पुढील स्तर २.५-आयमितीय EM अनुकरण आहे, जसे की परिमित-फरक बीम प्रसार (FD-BPM). या पद्धती खूप वेगवान आहेत, परंतु काही अचूकतेचा त्याग करतात आणि केवळ पॅराक्सियल प्रसार हाताळू शकतात आणि उदाहरणार्थ, रेझोनेटरचे अनुकरण करण्यासाठी वापरता येत नाहीत. पुढील स्तर 2D EM सिम्युलेशन आहे, जसे की 2D FDTD आणि 2D BPM. हे देखील वेगवान आहेत, परंतु त्यांची कार्यक्षमता मर्यादित आहे, जसे की ते ध्रुवीकरण रोटेटर्सचे अनुकरण करू शकत नाहीत. आणखी एक स्तर म्हणजे ट्रान्समिशन आणि/किंवा स्कॅटरिंग मॅट्रिक्स सिम्युलेशन. प्रत्येक प्रमुख घटक इनपुट आणि आउटपुट असलेल्या घटकात कमी केला जातो आणि कनेक्टेड वेव्हगाइड फेज शिफ्ट आणि अ‍ॅटेन्युएशन घटकात कमी केला जातो. हे सिम्युलेशन अत्यंत वेगवान आहेत. आउटपुट सिग्नल ट्रान्समिशन मॅट्रिक्सला इनपुट सिग्नलने गुणाकार करून मिळवला जातो. स्कॅटरिंग मॅट्रिक्स (ज्या घटकांना S-पॅरामीटर्स म्हणतात) घटकाच्या दुसऱ्या बाजूला इनपुट आणि आउटपुट सिग्नल शोधण्यासाठी एका बाजूला इनपुट आणि आउटपुट सिग्नलचा गुणाकार करतो. मुळात, स्कॅटरिंग मॅट्रिक्समध्ये घटकाच्या आत परावर्तन असते. स्कॅटरिंग मॅट्रिक्स सहसा प्रत्येक परिमाणात ट्रान्समिशन मॅट्रिक्सपेक्षा दुप्पट मोठा असतो. थोडक्यात, 3D EM पासून ट्रान्समिशन/स्कॅटरिंग मॅट्रिक्स सिम्युलेशनपर्यंत, सिम्युलेशनचा प्रत्येक स्तर वेग आणि अचूकतेमध्ये व्यापार-ऑफ सादर करतो आणि डिझाइनर डिझाइन प्रमाणीकरण प्रक्रियेला अनुकूल करण्यासाठी त्यांच्या विशिष्ट गरजांसाठी सिम्युलेशनचा योग्य स्तर निवडतात.

तथापि, विशिष्ट घटकांच्या इलेक्ट्रोमॅग्नेटिक सिम्युलेशनवर अवलंबून राहणे आणि संपूर्ण PIC चे अनुकरण करण्यासाठी स्कॅटरिंग/ट्रान्सफर मॅट्रिक्स वापरणे फ्लो प्लेटच्या समोर पूर्णपणे योग्य डिझाइनची हमी देत ​​नाही. उदाहरणार्थ, चुकीची गणना केलेली मार्ग लांबी, उच्च-क्रम मोड प्रभावीपणे दाबण्यात अयशस्वी होणारे मल्टीमोड वेव्हगाइड्स किंवा एकमेकांच्या खूप जवळ असलेले दोन वेव्हगाइड्स जे अनपेक्षित जोडणी समस्या निर्माण करतात ते सिम्युलेशन दरम्यान शोधले जाण्याची शक्यता कमी असते. म्हणूनच, जरी प्रगत सिम्युलेशन साधने शक्तिशाली डिझाइन प्रमाणीकरण क्षमता प्रदान करतात, तरीही डिझाइनची अचूकता आणि विश्वासार्हता सुनिश्चित करण्यासाठी आणि फ्लो शीटचा धोका कमी करण्यासाठी डिझाइनरकडून उच्च प्रमाणात दक्षता आणि काळजीपूर्वक तपासणी आवश्यक आहे, व्यावहारिक अनुभव आणि तांत्रिक ज्ञानासह.

स्पार्स एफडीटीडी नावाच्या तंत्रामुळे डिझाइनची पडताळणी करण्यासाठी संपूर्ण पीआयसी डिझाइनवर थेट 3D आणि 2D एफडीटीडी सिम्युलेशन करता येतात. जरी कोणत्याही इलेक्ट्रोमॅग्नेटिक सिम्युलेशन टूलसाठी खूप मोठ्या प्रमाणात पीआयसीचे अनुकरण करणे कठीण असले तरी, स्पार्स एफडीटीडी बऱ्यापैकी मोठ्या स्थानिक क्षेत्राचे अनुकरण करण्यास सक्षम आहे. पारंपारिक 3D एफडीटीडीमध्ये, विशिष्ट क्वांटाइज्ड व्हॉल्यूममध्ये इलेक्ट्रोमॅग्नेटिक फील्डच्या सहा घटकांना प्रारंभ करून सिम्युलेशन सुरू होते. जसजसा वेळ पुढे जातो तसतसे, व्हॉल्यूममधील नवीन फील्ड घटकाची गणना केली जाते, आणि असेच पुढे चालू राहते. प्रत्येक पायरीसाठी खूप गणना आवश्यक असते, म्हणून त्याला बराच वेळ लागतो. स्पार्स 3D एफडीटीडीमध्ये, व्हॉल्यूमच्या प्रत्येक बिंदूवर प्रत्येक पायरीवर गणना करण्याऐवजी, फील्ड घटकांची यादी राखली जाते जी सैद्धांतिकदृष्ट्या अनियंत्रितपणे मोठ्या व्हॉल्यूमशी जुळू शकते आणि फक्त त्या घटकांसाठी मोजली जाऊ शकते. प्रत्येक वेळेच्या पायरीवर, फील्ड घटकांना लागून असलेले बिंदू जोडले जातात, तर विशिष्ट पॉवर थ्रेशोल्डच्या खाली असलेले फील्ड घटक वगळले जातात. काही संरचनांसाठी, ही गणना पारंपारिक 3D एफडीटीडीपेक्षा अनेक ऑर्डर वेगाने असू शकते. तथापि, विखुरलेल्या संरचनांशी व्यवहार करताना विरळ FDTDS चांगले कार्य करत नाहीत कारण या वेळेचे क्षेत्र खूप जास्त पसरते, परिणामी अशा सूची खूप लांब असतात आणि व्यवस्थापित करणे कठीण असते. आकृती 1 ध्रुवीकरण बीम स्प्लिटर (PBS) सारख्या 3D FDTD सिम्युलेशनचा एक उदाहरण स्क्रीनशॉट दर्शविते.

आकृती १: ३D स्पार्स FDTD मधून सिम्युलेशनचे निकाल. (A) सिम्युलेटेड स्ट्रक्चरचे वरचे दृश्य आहे, जे एक डायरेक्शनल कप्लर आहे. (B) क्वासी-टीई एक्सिटेशन वापरून सिम्युलेशनचा स्क्रीनशॉट दाखवते. वरील दोन आकृत्या क्वासी-टीई आणि क्वासी-टीएम सिग्नलचे वरचे दृश्य दाखवतात आणि खालील दोन आकृत्या संबंधित क्रॉस-सेक्शनल दृश्य दाखवतात. (C) क्वासी-टीएम एक्सिटेशन वापरून सिम्युलेशनचा स्क्रीनशॉट दाखवते.